IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Shinichi WATANABE, et al.			GAU:	
SERIAL NO:NEW APPLICATION			EXAMINER:	
FILED:	HEREWITH			
FOR:	SEMICONDUCTOR MEMORY DEVICE AND ITS MANUFACTURING METHOD			
REQUEST FOR PRIORITY				
COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313				
SIR:				
☐ Full benefit of the filing date of U.S. Application Serial Number provisions of 35 U.S.C. §120.			, filed	, is claimed pursuant to the
☐ Full benefit of the filing date(s) of U.S. Provisional Application(s) is §119(e): Application No.			is claimed pursuant to the provisions of 35 U.S.C. <u>Date Filed</u>	
Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.				
In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:				
COUNTRY Japan		<u>APPLICATION NUMBER</u> 2003-132703		MONTH/DAY/YEAR May 12, 2003
Certified copies of the corresponding Convention Application(s)				
are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
☐ were filed in prior application Serial No. filed				
☐ were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.				
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and				
☐ (B) Application Serial No.(s)				
☐ are submitted herewith				
☐ will be submitted prior to payment of the Final Fee				
			Respectful	ly Submitted,
				SPIVAK, McCLELLAND, NEUSTADT, P.C.
			/	Jm Walland
			Marvin J. Spivak	
			Registration No. 24,913	
22850			C. Irvin McClelland	
Tel. (703) 413-3000 Fay (703) 413-2220		Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 5月12日

出願番号

Application Number:

特願2003-132703

[ST.10/C]:

[JP2003-132703]

出 願 人
Applicant(s):

株式会社東芝

2003年 6月 3日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 A000205824

【提出日】 平成15年 5月12日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 27/00

【発明の名称】 半導体記憶装置およびその製造方法

【請求項の数】 22

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 渡邉 伸一

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 森本 豊太

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 尾崎 徹

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 小山 治彦

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体記憶装置およびその製造方法

【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板の表面に形成され、且つ第1側壁を有する、第1溝と、

前記第1溝の底部の前記半導体基板内に形成された第1不純物拡散領域と、

前記半導体基板の表面に形成され、且つ一端が前記第1側壁に接し、且つ前記 第1不純物拡散領域と同じ導電型を有する、第2不純物拡散領域と、

前記第1不純物拡散領域と前記第2不純物拡散領域との間の前記第1側壁上に ゲート絶縁膜を介して配設された第1ゲート電極と、

前記第2不純物拡散領域上に配設された第1下部電極と、

前記第1下部電極上に配設された第1強誘電体膜と、

前記第1強誘電体膜上に配設された第1上部電極と

前記第1上部電極の上方に配設された第1配線層と、

前記第1配線層と前記第1不純物拡散領域とを電気的に接続する第1コンタクトプラグと、

を具備することを特徴とする半導体記憶装置。

【請求項2】 前記第1上部電極と前記第1配線層とは電気的に接続されていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記第1コンタクトプラグの一部が、前記第1溝内に配設されることを特徴とする請求項1に記載の半導体記憶装置。

【請求項4】 前記第1、第2不純物拡散領域および前記第1ゲート電極から構成されるトランジスタと、前記第1下部電極と前記第1強誘電体膜と前記第1上部電極とから構成されるキャパシタと、を具備するメモリセルが複数個電気的に直列接続された構造を有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。

【請求項5】 前記第1溝と離間し、前記半導体基板を介して前記第1側壁と対向する第2側壁を有し、前記第2不純物拡散領域の他端が前記第2側壁に接するように前記半導体基板の表面に形成された第2溝と、

前記第2溝の底部の前記半導体基板内にされ、且つ前記第1不純物拡散領域と 同じ導電型を有する、第3不純物拡散領域と、

前記第2不純物拡散領域と第3不純物拡散領域との間の前記第2側壁上にゲート絶縁膜を介して配設された第2ゲート電極と、

前記第1下部電極上に前記第1強誘電体膜と離間して配設された第2強誘電体膜と、

前記第2強誘電体膜上に配設された第2上部電極と、

前記第2上部電極の上方に配設された第2配線層と、

前記第2配線層と前記第3不純物拡散領域とを電気的に接続する第2コンタクトプラグと、

をさらに具備することを特徴とする請求項1乃至3のいずれか1項に記載の半 導体記憶装置。

【請求項6】 前記第2上部電極と前記第2配線層とは電気的に接続されていることを特徴とする請求項5に記載の半導体記憶装置。

【請求項7】 前記第2コンタクトプラグの一部が、前記第2溝内に配設されることを特徴とする請求項5に記載の半導体記憶装置。

【請求項8】 前記半導体基板の表面に形成され、且つ一端が前記第1側壁と対向する第3側壁に接し、且つ第1不純物拡散領域と同じ導電型を有する、第4不純物拡散領域と、

前記第1不純物拡散領域と前記第4不純物拡散領域との間の前記第3側壁上に ゲート絶縁膜を介して配設された第3ゲート電極と、

前記第4不純物拡散領域上に配設された第2下部電極と、

前記第2下部電極上に配設された第3強誘電体膜と、

前記第3強誘電体膜上に配設された第3上部電極と、

をさらに具備することを特徴とする請求項1乃至3、5乃至7のいずれか1項 に記載の半導体記憶装置。

【請求項9】 前記第1、第3上部電極と前記第1配線層とは、電気的に接続されていることを特徴とする請求項8に記載の半導体記憶装置。

【請求項10】 前記第1ゲート電極を覆う第1絶縁膜と、

前記第1溝を埋め込むように配設され、且つ前記第1絶縁膜と異なる第2絶縁 膜と、

をさらに具備することを特徴とする請求項1乃至7のいずれか1項に記載の半 導体記憶装置。

【請求項11】 トランジスタと、両端が前記トランジスタの両端とそれぞれ電気的に接続されたキャパシタとから構成されるメモリセルが複数個電気的に直列接続された構成を有する半導体記憶装置であって、

前記トランジスタは、それぞれが、

半導体基板の表面に形成された溝の底部の前記半導体基板内に形成された第1 不純物拡散領域と、

前記溝の相互間の前記半導体基板の表面に形成され、且つ両端が前記溝の側壁 に接し、且つ前記第1不純物拡散領域と同じ導電型を有する第2不純物拡散領域 と、

前記第1不純物拡散領域と前記第2不純物拡散領域との間の前記溝の前記側壁 上にゲート絶縁膜を介して配設されたゲート電極と、

を有し、

前記キャパシタは、それぞれが、

前記第2不純物拡散領域上に延在する下部電極と、

前記下部電極上に配設された強誘電体膜と、

前記強誘電体膜上に配設された上部電極と、

を有することを特徴とする半導体記憶装置。

【請求項12】 前記コンタクトプラグの一部が、前記溝内に配設されることを特徴とする請求項11に記載の半導体記憶装置。

【請求項13】 前記トランジスタは、前記溝の第1側壁に沿って配設された第1トランジスタと、前記第1側壁と反対側の第2側壁に沿って配設された第2トランジスタとを有することを特徴とする請求項11に記載の半導体記憶装置

【請求項14】 前記キャパシタは、前記第1トランジスタと電気的に接続された第1キャパシタと、前記第2トランジスタと電気的に接続された第2キャ

パシタとを有し、

前記半導体記憶装置は、前記第1キャパシタの前記上部電極と前記第2キャパシタの前記上部電極とを電気的に接続する配線層と、前記配線層と前記第1不純物拡散領域とを電気的に接続するコンタクトプラグと、をさらに具備する

ことを特徴とする請求項13に記載の半導体記憶装置。

【請求項15】 前記第1トランジスタと、この第1トランジスタが配設される前記溝の隣の溝内に配設された前記第2トランジスタとは、前記下部電極を 共有していることを特徴とする請求項13に記載の半導体記憶装置。

【請求項16】 前記ゲート電極を覆う第1絶縁膜と、

前記溝を埋め込むように配設され、且つ前記第1絶縁膜と異なる第2絶縁膜と

をさらに具備することを特徴とする請求項11万至15のいずれか1項に記載の半導体記憶装置。

【請求項17】 前記第1絶縁膜と前記第2絶縁膜とはエッチングレートが 異なることを特徴とする請求項10または16に記載の半導体記憶装置。

【請求項18】 半導体基板の表面に溝を形成する工程と、

前記溝の底部の前記半導体基板内に第1不純物拡散領域を形成する工程と、

前記溝の側壁および底部にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、

前記半導体基板の表面に、一端が前記ゲート絶縁膜を介して前記ゲート電極と 対向する位置の前記溝の前記側壁に接し、且つ前記第1不純物拡散領域と同じ導 電型を有する第2不純物拡散領域を形成する工程と、

前記第2不純物拡散領域上に下部電極を形成する工程と、

前記下部電極上に強誘電体膜を形成する工程と、

前記強誘電体膜上に上部電極を形成する工程と、

前記第1不純物拡散領域と電気的に接続されたコンタクトプラグを形成する工程と、

前記コンタクトプラグと電気的に接続された配線層を前記上部電極の上方に形成する工程と、

を具備することを特徴とする半導体記憶装置の製造方法。

【請求項19】 トランジスタと、両端が前記トランジスタの両端とそれぞれ電気的に接続されたキャパシタとから構成されるメモリセルが複数個電気的に直列接続された構成を有する半導体記憶装置の製造方法であって、

前記半導体基板の表面に相互に離間する複数の溝を形成する工程と、

前記溝の底部の前記半導体基板内に第1不純物拡散領域を形成する工程と、

前記溝の側壁および底部にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、

隣り合う前記溝の間の前記半導体基板の表面に、両端が前記ゲート絶縁膜を介して前記ゲート電極と対向する位置のこれら溝の前記側壁に接し、且つ前記第1 不純物拡散領域と同じ導電型を有する第2不純物拡散領域を形成する工程と、

前記第2不純物拡散領域上に下部電極を形成する工程と、

前記下部電極上に相互に離間する強誘電体膜を形成する工程と、

前記強誘電体膜上に上部電極を形成する工程と、

前記第1不純物拡散領域と電気的に接続されたコンタクトプラグを形成する工程と、

前記コンタクトプラグと電気的に接続された配線層を前記上部電極の上方に形成する工程と、

を具備することを特徴とする半導体記憶装置の製造方法。

【請求項20】 前記ゲート電極を形成する工程は、

前記溝内を前記ゲート電極の材料膜により埋め込む工程と、

前記材料膜が、前記溝の前記側壁に沿った部分が残存するようにパターニング する工程と、

を具備することを特徴とする請求項18または19に記載の半導体記憶装置の 製造方法。

【請求項21】 前記ゲート電極を形成するする工程は、

前記溝の前記側壁および底部に、前記ゲート電極より厚い膜厚を有する前記ゲート電極の材料膜を堆積する工程と、

前記溝の底部の前記材料膜を除去する工程と、

を具備することを特徴とする請求項18または19に記載の半導体記憶装置の 製造方法。

【請求項22】 前記ゲート電極上に、前記ゲート電極と異なる材料の第1 絶縁膜を形成する工程と、

前記溝を前記第1絶縁膜と異なる第2絶縁膜で埋め込む工程と、

をさらに具備することを特徴とする請求項18乃至21のいずれか1項に記載の半導体記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体記憶装置に関し、例えばメモリセルに強誘電体材料を用いた半導体記憶装置に関する。

[0002]

【従来の技術】

メモリセルキャパシタに強誘電体材料を用いた強誘電体メモリが知られている。強誘電体メモリの1つに、TC並列ユニット直列接続型強誘電体メモリがある。このメモリは、セルトランジスタ(T)のソース・ドレイン間にキャパシタ(C)の両端がそれぞれ接続された単位セルが複数個、電気的に直列に接続された構造を有する。

[0003]

図21は、TC並列ユニット直列接続型強誘電体メモリ(以下、特に明示しない限り、単に半導体記憶装置)を概略的に示す断面図である。図21に示すように、半導体基板101の表面にゲート電極102、ソース/ドレイン拡散領域103a、103bから構成されるメモリセルトランジスタ104が形成される。トランジスタ104の上方には、下部電極111、強誘電膜112、上部電極113から構成されるメモリセルキャパシタ114が形成される。

[0004]

下部電極111は、コンタクト121によりソース/ドレイン拡散領域103 aと接続される。上部電極113は、接続層122、プレート電極123、コン タクト124を介してソース/ドレイン拡散領域103bと接続される。メモリセルトランジスタ104の1つは、セレクトトランジスタ131と接続される。セレクトトランジスタ131のソース/ドレイン拡散領域103aは、コンタクト132を介してビット線133と接続される。

[0005]

また、TC並列ユニット直列接続型以外の構造を有する強誘電体メモリとして、図22に示す構造が知られている。この構造の強誘電体メモリは、2つのトラジスタ104に共通のソース/ドレイン拡散領域103bがコンタクト132を介してビット線133と接続される。上部電極113とプレート電極123は共通とされており、紙面に垂直の方向に延在している。

[0006]

この出願の発明に関連する先行技術文献情報としては次のものがある。

[0007]

【特許文献1】

特開2002-329795号公報

[0008]

【特許文献2】

特開平10-255483号公報

[0009]

【発明が解決しようとする課題】

半導体記憶装置の微細化、高集積化を進めるため、1単位セル当たりの面積を 小さくすることが要求される。図21、図22に示す半導体記憶装置においても 、デザインルールを小さくすることにより、1単位セル当たりの面積を小さくし ている。

[0010]

このように、1単位セル当たりの面積が小さくなることにより、トランジスタのゲート長も小さくなっていく。しかしながら、ゲート長が小さくなり過ぎると、ショートチャネル効果が発生する。ショートチャネル効果により、メモリセルトランジスタが誤動作を起こす恐れがある。このため、図21、図22に示す構

造では、1単位セル当たりの面積を小さくするには限界がある。

[0011]

また、1単位セル当たりの面積が小さくなるに連れ、コンタクト121、124、132のアスペクト比が高くなる。アスペクト比が高くなると、これらコンタクト121、124、132を形成する際、コンタクトホールが導電材で十分埋め込まれない恐れが生じる。この結果、接触不良が生じる。また、コンタクトホールを形成すること自体も困難になる。

[0012]

本発明は、上記課題を解決するためになされたものであり、その目的とするところは、微細化およびコンタクトのアスペクト比を低下することが可能な半導体記憶装置を提供しようとするものである。

[0013]

【課題を解決するための手段】

本発明の第1の視点による半導体記憶は、半導体基板と、前記半導体基板の表面に形成され、且つ第1側壁を有する、第1溝と、前記第1溝の底部の前記半導体基板内に形成された第1不純物拡散領域と、前記半導体基板の表面に形成され、且つ一端が前記第1側壁に接し、且つ前記第1不純物拡散領域と同じ導電型を有する、第2不純物拡散領域と、前記第1不純物拡散領域と前記第2不純物拡散領域との間の前記第1側壁上にゲート絶縁膜を介して配設された第1ゲート電極と、前記第2不純物拡散領域上に配設された第1下部電極と、前記第1下部電極上に配設された第1強誘電体膜と、前記第1強誘電体膜上に配設された第1上部電極と前記第1上部電極の上方に配設された第1配線層と、前記第1面線層と前記第1不純物拡散領域とを電気的に接続する第1コンタクトプラグと、を具備する。

[0014]

本発明の第2の視点による半導体記憶装置は、トランジスタと、両端が前記トランジスタの両端とそれぞれ接続されたキャパシタとから構成されるメモリセルが複数個直列接続された構成を有する半導体記憶装置であって、前記トランジスタは、それぞれが、半導体基板の表面に形成された溝の底部の前記半導体基板内

に形成された第1不純物拡散領域と、前記溝の相互間の前記半導体基板の表面に 形成され、且つ両端が前記溝の側壁に接し、且つ前記第1不純物拡散領域と同じ 導電型を有する第2不純物拡散領域と、前記第1不純物拡散領域と前記第2不純 物拡散領域との間の前記溝の前記側壁上にゲート絶縁膜を介して配設されたゲー ト電極と、を有し、前記キャパシタは、それぞれが、前記第2不純物拡散領域上 に延在する下部電極と、前記下部電極上に配設された強誘電体膜と、前記強誘電 体膜上に配設された上部電極と、を有する。

[0015]

本発明の第3の視点による半導体記憶装置の製造方法は、半導体基板の表面に 溝を形成し、前記溝の底部の前記半導体基板内に第1不純物拡散領域を形成し、 前記溝の側壁および底部にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート 電極を形成し、前記半導体基板の表面に、一端が前記ゲート絶縁膜を介して前記 ゲート電極と対向する位置の前記溝の前記側壁に接し、且つ前記第1不純物拡散 領域と同じ導電型を有する第2不純物拡散領域を形成し、前記第2不純物拡散領 域上に下部電極を形成し、前記下部電極上に強誘電体膜を形成し、前記強誘電体 膜上に上部電極を形成し、前記第1不純物拡散領域と電気的に接続されたコンタ クトプラグを形成し、前記コンタクトプラグと電気的に接続された配線層を前記 上部電極の上方に形成する、ことを具備する。

[0016]

本発明の第4の視点による半導体記憶装置の製造方法は、トランジスタと、両端が前記トランジスタの両端とそれぞれ接続されたキャパシタとから構成されるメモリセルが複数個直列接続された構成を有する半導体記憶装置の製造方法であって、前記半導体基板の表面に相互に離間する複数の溝を形成し、前記溝の底部の前記半導体基板内に第1不純物拡散領域を形成し、前記溝の側壁および底部にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、隣り合う前記溝の間の前記半導体基板の表面に、両端が前記ゲート絶縁膜を介して前記ゲート電極と対向する位置のこれら溝の前記側壁に接し、且つ前記第1不純物拡散領域と同じ導電型を有する第2不純物拡散領域を形成し、前記第2不純物拡散領域上に下部電極を形成し、前記下部電極上に相互に離間する強誘電体膜を形成し、

前記強誘電体膜上に上部電極を形成し、前記第1不純物拡散領域と電気的に接続 されたコンタクトプラグを形成し、前記コンタクトプラグと電気的に接続された 配線層を前記上部電極の上方に形成する、ことを具備する。

[0017]

更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。

[0018]

【発明の実施の形態】

以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。

[0019]

(第1実施形態)

第1実施形態は、セルトランジスタ(T)・キャパシタ(C)並列ユニット直列接続型構造を有する強誘電体メモリに関する。図1は、本発明の第1実施形態に係る半導体記憶装置の一部を概略的に示す平面図である。図2は、図1のII-II線に沿った断面図である。

[0020]

図1、図2に示すように、例えば単結晶シリコンからなる半導体基板1の表面に、素子分離絶縁膜2が形成される。素子分離絶縁膜2により素子領域が相互に分離される。半導体記憶装置は、メモリセルトランジスタ(以下、明示しない限り、単にトランジスタ)3(3a、3b、3c)、メモリセルキャパシタ(以下、明示しない限り、単にキャパシタ)4(4a、4b、4c)、選択トランジスタ5を有する。トランジスタ3とキャパシタ4とは、メモリセルを構成する。

[0021]

素子領域内の半導体基板1の表面に、複数の溝6が形成される。トランジスタ

3は、半導体基板1および溝6を利用して形成される。トランジスタ3 (3 a、3 b、3 c)は、ソース/ドレイン拡散領域1 1 a、1 1 b、ゲート絶縁膜1 2、ゲート電極13から構成される。

[0022]

溝6の底部の半導体基板1内にソース/ドレイン拡散領域11a(不純物拡散領域)が形成される。ソース/ドレイン拡散領域11b(不純物拡散領域)は、溝6相互間の半導体基板1の表面に形成される。ソース/ドレイン拡散領域11bは、溝6相互間の2つのトランジスタ3a、3bに対して共通とされている。ゲート絶縁膜12は、例えばシリコン酸化膜からなり、溝6の側壁および底部に沿って設けられる。

[0023]

例えばポリシリコンからなるゲート電極13は、溝6の側壁上のゲート絶縁膜12上に設けられ、各溝6の両側の側壁上に設けられる。ゲート電極13は、少なくとも、ソース/ドレイン拡散領域11aと11bとの間の、溝6の側壁上に設けられる。こうすることにより、ゲート電極13に、トランジスタ3のターンオン電圧が印加された際に、チャネルによってソース/ドレイン拡散領域11a、11b間が導通する。溝6内は、例えばシリコン酸化膜等の絶縁膜14(第2絶縁膜)により埋め込まれている。

[0024]

キャパシタ4は、下部電極21、強誘電体膜22、上部電極23から構成される。下部電極21は、例えばプラチナ(Pt)、SRO(SrRuO₃)、イリジウム(Ir)、酸化イリジウム(IrO₂)等の材料、およびこれらの積層膜により構成される。下部電極21は、ソース/ドレイン拡散領域11b上に対応する位置の半導体基板1の表面上に設けられる。下部電極21は、隣接する溝6相互間の2つのキャパシタ4a、4bに対して共通とされている。

[0025]

強誘電体膜22は、キャパシタ4ごとに設けられ、また、溝6の相互間で隣接する2つのキャパシタ4a、4bに属するもの同士は離間している。強誘電体膜22は、例えばジルコン酸チタン酸鉛(PZT)から構成される。下部電極21

と同様の材料により構成される上部電極23は、強誘電体膜22上に設けられる

[0026]

上部電極23上には、導電材料からなる接続層31を介してプレート電極(配線層)32が設けられる。接続層31は、例えばアルミニウム(A1)、タングステン(W)等の材料から構成される。プレート電極32は、溝6上を通って、溝6を挟んで隣り合うキャパシタ4cの接続層31と接続される。

[0027]

プレート電極32の下端のほぼ中央から、溝6内の両側の側壁に設けられたゲート電極13の間の絶縁膜14を貫通するコンタクト41が設けられる。溝6の底部のゲート絶縁膜12は一部が除去されており、コンタクト41は、この除去された部分を通ってソース/ドレイン拡散領域11aに達する。コンタクト41は、プレート電極32とソース/ドレイン拡散領域11aと電気的に接続する機能を有する。

[0028]

選択トランジスタ5は、直列接続されたうちの端部のメモリセルと接続するように設けられる。選択トランジスタ5も、メモリセルトランジスタ3と同様の構成を有する。選択トランジスタ5のソース/ドレイン拡散領域11bは、コンタクト42を介してビット線43と接続されている。44は層間絶縁膜である。

[0029]

次に、図3~図16を参照して、上記構成の半導体記憶装置の製造方法について説明する。

[0030]

図3は、図1、図2の半導体記憶装置の製造工程の一部を概略的に示す平面図である。図4は、図3のIV-IV線に沿った構造を概略的に示す断面図である。図3、図4に示すように、半導体基板1の表面に、例えばシリコン窒化膜からなる保護膜7が形成される。次に、リソグラフィー工程、およびRIE (Reactive Ion Etching) 等のエッチング技術を用いて、保護膜7を貫通して半導体基板1に達する溝が形成される。次に、この溝内に例えばシリコン酸化膜が埋め込ま

れることにより、STI (Shallow Trench Isolation) 構造を有する素子分離絶縁膜2が形成される。次に、素子領域AA内の半導体基板1の表面に、リソグラフィー工程、およびエッチング技術を用いて溝6が形成される。

[0031]

次に、図5に示すように、溝6の内壁上および半導体基板1の表面にゲート絶縁膜12となる絶縁膜12aが、例えば熱酸化により形成される。次に、半導体基板1上の全面にゲート電極13となる導電膜13aが、LPCVD(Low Pressure Chemical Vapor Deposition)法等を用いて堆積される。次に、CMP(Chemical Mechanical Polish)法を用いて、保護膜7をストッパーとして導電膜13aが平坦化される。次に、RIE等のエッチングにより導電膜13aが、半導体基板1の表面と同じ高さを有するまでエッチバックされる。次に、保護膜7がエッチングにより除去される。

[0032]

次に、図6に示すように、半導体基板1上の導電膜13a、および絶縁膜12 aが例えばCMP (Chemical Mechanical Polish) 法により除去される。この結果、溝6の側壁上にゲート絶縁膜12が形成されるとともに、溝6の内部が導電膜13aにより埋め込まれる。

[0033]

次に、図7、および図7のVIII-VIII線に沿った断面を示す図8に示すように、半導体基板1上に、ゲート電極13のパターンを有するマスク材(図示せぬ)が堆積される。次に、このマスク材を用いて、例えばRIE法により、 導電膜13aがパターニングされる。この結果、ゲート電極13が形成される。 この後、マスク材が除去される。

[0034]

次に、図9、および図9のX-X線に沿った断面を示す図10に示すように、 ゲート電極13相互間のゲート絶縁膜が、リソグラフィー工程およびエッチング 技術を用いて除去される。この結果、溝6の底部で半導体基板1が露出する。次 に、図示せぬマスク材により、この露出部分以外の半導体基板1を覆った後、露 出部分からイオンを注入することにより、ソース/ドレイン拡散領域11aが形 成される。この後、マスク材が除去される。

[0035]

次に、図11、および図11のXII-XII線に沿った断面を示す図12に 示すように、半導体基板1上の全面に、CVD法等を用いて、絶縁膜14の材料 膜が堆積される。次に、この材料膜のうち、半導体基板1の表面上の部分がCM P法等により除去される。この結果、絶縁膜14が溝6内に埋め込まれる。

[0036]

次に、ソース/ドレイン拡散領域11bの形成予定領域に開口を有するマスク材(図示せぬ)が半導体基板1の表面に形成される。次に、このマスク材をマスクとして、イオンが注入されることにより、ソース/ドレイン拡散領域11bが形成される。この結果、トランジスタ3(3a~3c)および選択トランジスタ5が形成される。この後、マスク材が除去される。

[0037]

次に、図13、および図13のXIV-XIV線に沿った断面を示す図14に 示すように、スパッタリング、リソグラフィー工程、エッチング技術等を用いて 、キャパシタ4(4a~4c)が形成される。

[0038]

次に、図15、および図15のXVI-XVI線に沿った断面を示す図16に示すように、CVD法等により、半導体基板1上の全面に例えば層間絶縁膜44 aが堆積される。次に、リソグラフィー工程およびエッチング技術等を用いて、コンタクトホールおよび配線溝が形成される。次に、コンタクトホールおよび配線溝が導電材料で埋め込まれ、層間絶縁膜44 a上の余分な導電材料がCMP法等により除去される。この結果、接続層31、コンタクト41、プレート電極32が形成される。

[0039]

次に、図1、図2に示すように、半導体基板1上の全面にさらなる層間絶縁膜44が形成される。次に、リソグラフィー工程およびエッチング技術等を用いて、層間絶縁膜44を貫通して選択トランジスタ5のソース/ドレイン拡散領域11bに達するコンタクトホール、および層間絶縁膜44内に配線溝が形成される

。次に、これらコンタクトホールおよび配線溝が導電材料で埋め込まれ、層間絶縁膜44上の余分な導電材料が除去される。この結果、コンタクト42およびビット線43が形成される。

[0040]

本発明の第1実施形態に係る半導体記憶装置によれば、トランジスタ3は半導体基板1の表面に形成された溝6を利用して形成され、ゲート電極13は溝6の側壁に沿って設けられる。このため、トランジスタ3の平面面積によらずにゲート長を設定することができる。したがって、半導体記憶装置の微細化によってトランジスタ3の平面面積が小さくなったとしても、トランジスタ3のショートチャネル効果が発生することを回避可能な半導体記憶装置を提供できる。

[0041]

また、下部電極21がソース/ドレイン拡散領域11bと、コンタクト(図21のコンタクト121に該当)を介さずに接続されている。このため、半導体基板1の表面からビット線43までの距離が減少し、この結果、コンタクト42のアスペクト比を低下させることができる。したがって、コンタクト42の形成不良が発生する確率を減少することができる。

[0042]

また、図21において、ゲート電極102と下部電極111との間の層間絶縁膜の厚さは、信頼性等の理由により大幅に薄くすることはできない。このため、この部分の膜厚を確保する必要がある分、コンタクト124の高さを減ずることはできない。これに対し、第1実施形態に係る半導体記憶装置によれば、図21の構造で必要な層間絶縁膜の膜厚を確保する必要は無くなる。したがって、コンタクト41のアスペクト比を低下させることができる。溝6を浅く形成すれば、コンタクト41のアスペクト比をさらに低下させることができる。しかしながら、溝6が浅いとゲート長が低下してしまうため、余り溝6を浅くすることはできない。そこで、溝6の深さを、例えば図21におけるゲート長と同程度のゲート長を得られる程度とすれば、コンタクト41のアスペクト比を図21のコンタクト124よりある程度小さくすることができる。

[0043]

1 5

第1実施形態の変形例として、ゲート電極13を、上記した方法と異なる方法 により形成することも可能である。以下、その方法について、図17を用いて説 明する。

[0044]

図17は、図4に続く工程を概略的に示している。図17に示すように、絶縁膜12aの形成後、CVD法、スパッタリング等により、溝6の内壁上、および半導体基板1の表面上に導電膜13aが堆積される。この際、導電膜13aの膜厚は、ゲート電極13の厚さ以上の厚さを有する。この後、リソグラフィー工程およびエッチング技術により、溝6の底部および半導体基板1の表面上の導電膜13aが除去される。この結果、図8に示すように、ゲート電極13が形成される。このような工程によっても、図1、図2に示す構造と同じ構造を得ることができる。また、このようなゲート電極13の形成方法を、以下の第2~第4実施形態に適用することも可能である。

[0045]

(第2実施形態)

第2実施形態は、第1実施形態の構造に加え、ゲート電極13が絶縁膜により 覆われた構造を有する。

[0046]

図18は、本発明の第2実施形態に係る半導体記憶装置を概略的に示す断面図である。図18に示すように、ゲート電極13は、被覆絶縁膜51により覆われる。被覆絶縁膜51は、溝6を埋め込む絶縁膜14と異なる材料から実質的に構成される。より詳しくは、絶縁膜14の異なるエッチングレートを有する材料が用いられ、具体的には、絶縁膜14がシリコン酸化膜である場合、シリコン窒化膜が用いられる。

[0047]

図18に示す構造は、例えば第1実施形態の図8の工程の後、半導体基板1上の全面に被覆絶縁膜51の材料膜が堆積され、この材料膜が公知の方法によりパターニングされることにより形成される。

[0048]

本発明の第2実施形態に係る半導体記憶装置によれば、半導体記憶装置は第1 実施形態と同様の構造を有し、第1実施形態と同様の効果を得られる。さらに、 第2実施形態では、ゲート電極13が被覆絶縁膜51により覆われれている。こ のため、コンタクト41用のコンタクトホール形成の際、マスク材の位置ずれが 発生した場合でも、コンタクト41がゲート電極13と接触することを回避でき る。また、コンタクト41を、被覆絶縁膜51に対して自己整合的に形成するこ とも可能である。コンタクト41が自己整合的に形成されることにより、マスク の位置ずれに対するマージンを考慮する必要がない分、溝6の面積を小さくする ことができる。この結果、半導体記憶装置をさらに微細化することが可能となる

[0049]

(第3実施形態)

第3実施形態は、TC並列ユニット直列接続型構造ではない、一般的な強誘電体メモリに関する。すなわち、ワード線とビット線との交点に、強誘電体材料を用いたキャパシタとトランジスタからなるメモリセルが配置され、同じワード線と接続されたメモリセルのキャパシタ同士が、プレート線を介して接続されている。

[0050]

図19は、本発明の第3実施形態に係る半導体記憶装置を概略的に示す断面図である。図19に示すように、ソース/ドレイン拡散領域11bは、一端のみが溝6の側壁に達している。強誘電体膜22および上部電極23は、下部電極21の両端に亘る。上部電極23は、プレート電極32と兼用とされている。

[0051]

コンタクト42は、ビット線43と接続され、層間絶縁膜44、絶縁膜14を 貫通してソース/ドレイン拡散領域11aに達する。

[0052]

本発明の第3実施形態に係る半導体記憶装置によれば、第1実施形態と同様に 、トランジスタ3は溝6を利用して形成され、ゲート電極13は溝6の側壁に沿って形成されている。このため、トランジスタ3の平面面積によらずにゲート長 を設定することができる。したがって、半導体記憶装置の微細化によってトランジスタ3の平面面積が小さくなったとしても、トランジスタ3のショートチャネル効果が発生することを回避可能な半導体記憶装置を提供できる。

[0053]

(第4 実施形態)

第4実施形態は、第3実施形態と第2実施形態とを組み合わせた構造を有する。図20は、本発明の第4実施形態に係る半導体記憶装置を概略的に示す断面図である。図20に示すように、ゲート電極13は、被覆絶縁膜51により覆われる。その他の構造は、第3実施形態と同様である。

[0054]

本発明の第4実施形態に係る半導体記憶装置によれば、第3実施形態と第2実 施形態とを併せた効果を有する。

[0055]

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修 正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲 に属するものと了解される。

[0056]

【発明の効果】

以上、詳述したように本発明によれば、トランジスタの平面面積が小さくなった場合でも、トランジスタのショートチャネル効果を回避でき、またコンタクトのアスペクト比が小さい半導体記憶装置を提供できる。

【図面の簡単な説明】

- 【図1】 本発明の第1実施形態に係る半導体記憶装置の一部を概略的に示す平面図。
 - 【図2】 図1の断面図。
 - 【図3】 図1の半導体記憶装置の製造工程を概略的に示す平面図。
 - 【図4】 図3の断面図。
 - 【図5】 図4に続く工程を概略的に示す断面図。
 - 【図6】 図5に続く工程を概略的に示す断面図。

- 【図7】 図6に続く工程を概略的に示す平面図。
- 【図8】 図7の断面図。
- 【図9】 図7に続く工程を概略的に示す平面図。
- 【図10】 図9の断面図。
- 【図11】 図9に続く工程を概略的に示す平面図。
- 【図12】 図11の断面図。
- 【図13】 図11に続く工程を概略的に示す平面図。
- 【図14】 図13の断面図。
- 【図15】 図13に続く工程を概略的に示す平面図。
- 【図16】 図15の断面図。
- 【図17】 第1実施形態の変形例を概略的に示す断面図。
- 【図18】 本発明の第2実施形態に係る半導体記憶装置を概略的に示す断面図。
- 【図19】 本発明の第3実施形態に係る半導体記憶装置を概略的に示す断面図。
- 【図20】 本発明の第4実施形態に係る半導体記憶装置を概略的に示す断面図。
 - 【図21】 半導体記憶装置の従来の構造を概略的に示す断面図。
 - 【図22】 半導体記憶装置の従来の構造を概略的に示す断面図。


【符号の説明】

1 …半導体基板、2 …素子分離絶縁膜、3、3 a、3 b、3 c …メモリセルトランジスタ、4、4 a、4 b、4 c …メモリセルキャパシタ、5 …選択トランジスタ、6 …溝、7 …保護膜、1 1 a、1 1 b …ソース/ドレイン拡散領域、1 2 … ゲート絶縁膜、1 3 …ゲート電極、1 2 a、1 4 …絶縁膜、1 3 a …導電膜、2 1 …下部電極、2 2 …強誘電体膜、2 3 …上部電極、3 1 …接続層、3 2 …プレート電極、4 1、4 2 …コンタクト、4 3 …ビット線、4 4、4 4 a …層間絶縁膜、5 1 …被覆絶縁膜。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】



【図21】



【図22】



【書類名】

要約書

【要約】

【課題】 微細化およびコンタクトのアスペクト比を低下可能な半導体記憶装置を提供する。

【解決手段】 第1側壁を有する第1溝6が半導体基板1の表面に形成される。 第1不純物拡散領域11 a は、第1溝の底部の半導体基板内に形成される。第2 不純物拡散領域11 b は、半導体基板の表面に形成され、一端が第1側壁に接し、第1不純物拡散領域と同じ導電型を有する。第1ゲート電極13は、第1不純物拡散領域と第2不純物拡散領域との間の第1側壁上にゲート絶縁膜12を介して配設される。第1下部電極21は第2不純物拡散領域上に配設される。第1強誘電体膜22は第1下部電極上に配設される。第1上部電極23は第1強誘電体膜上に配設される。第1配線層32は第1上部電極の上方に配設される。第1コンタクトプラグ41は第1配線層と第1拡散領域とを電気的に接続する。

【選択図】 図2

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝